【摘要】 对高速CCD 视频信号进行专门、深入的研究，可以使得相应的电路设计更加科学、高效。本文，笔者在H.264视频编码算法的基础上设计了一种高速CCD视频压缩系统，为了保证压缩算法处于高速运行状态，系统的软硬件管理工作可以通过DSP/BIOS资源的使用来实现。此外，EDMA高速搬运数据策略的采用可以有效促进数据的高速交互，保证数据实时传输的顺利完成。
【关键词】 H.264编码算法 高速CCD视频压缩系统 设计
一、前言
近年来，CCD成像技术发展迅速，高帧频高清晰面帧CCD 已经成为主要的数字相机的图像传感器。然而，面帧CCD也存在一定的问题，如数据量极其庞大等，这无疑使得相机数传系统面临着更大的压力。因此，适当压缩面帧CCD视频十分有必要。目前，国际的视频编码标准已经实现了JPEG 向H.264编码标准的转变。
H.264具有明显的抗误码率强、低比特率等优点，它是一种最新型的视频压缩算法，在国际上享有盛誉。H.264的应用范围非常广泛，适合在各种视频压缩场合上使用。此外，DSP 技术发展势头迅猛，DSP 处理器出现了一种专门的多媒体处理器，并对各种视频进行专门的处理。近年来，最新频专用处理器TMS320DM642（最高主频高达600MHz），这就使得视频压缩算法的实现性需求得到最大程度的满足。
二、设计思路
CCD摄像机的摄像头输出模拟视频，在TVP5150模拟视频输入接口有效实现模数转换后，将YUV格式数字视频信号有效输出，这个输出信号直接与S3C6410Camera接口相交接。
三、S3C6410方案
3.1 S3C6410处理器简介
ARM作为微处理器设计技术发展的典型代表，使得嵌入式设备实现多媒体处理具备了一个较好的硬件平台。特别是近年来新推向市场的ARM11系列的微处理器，它在音频和视频处理上有了更为丰富、灵活的多媒体处理指令。而ARM11架构中低功耗、低成本、高性能的微处理器三星S3C6410，内部实现了多个具有强大功能加速器的集成。包括运动处理图像、显示控制以及缩放图片等。它内部已经集成的格式编解码器具有支持VCl解码、MPEG4、H.263、H.264编解码等功能。在需要进行视频处理的时候，通过S3C6410处理器的采用便无需进行频编解码算法的开发，计设人员便有足够的精力投入到应用软件开发层面上，这就在一定程度上保证了开发效率的提高。
S3C6410是在ARM11架构的基础上设计出来的精简型指令集处理器，它在多媒体的便携设备具有重要功用。由于其内部实现了一个多格式的频编解码器集成，这就是使得其为视频编解码的操作项目带去了极大的便利，也为摄像机的改进与设计提供了重要的灵感。该编解码器可以支持H.264或MPEG4视频编解码，实现720*480分辨率每秒30帧视频编码的操作。此外，对摄像头的输入接口进行预留，在摄像机主控芯片中得到比较好的应用。它硬件的外设主要包括TFT24bit _真彩色LCD控制器、Camera接口、 系统管理单元、32通道DMA、4通道UART、通用I/O 口、4通道定时器、2S总线、USB Host、2C总线、高速USB OTG、高速MMC卡接口及其内部PLL的时钟发生器等。
3.2 S3C6410处理输入视频的设计思路
数字视频输入后被送至S3C6410处理器，S3C6410多格式的视频编解码器MFC对MPEG4进行视频压缩，就能将音频信号转换成mp4的视频文件。
四、H. 264 在DSP 平台上实现和优化
跟H.263 比起来，H.264的性能更为理想。H.264是目前性能最好，但也是最为复杂的视频编码标准，它的编码效率较高。H.264最大优点在于其在保证视频质量的前提下，能够有效获得较高压缩比。H.264编码在分层上主要分为网络提取层（ NAL） 及视频编码层（ VCL） 。VCL可以对视频数据进行编码及解码，它包括了编码变换、运动补偿及熵编码等。NAL用来提供视频压缩码流传输规范，主要包括多字节视频数据、单字节头信息、逻辑通道及时间信息、还有视频序列的结束信号等。而头信息又可以分为存储标识与标识两种类型。头信息主要应用于图像数据的类型识别。H.264在编码框架上仍然采用传统的混合型，并且进行很多其它细节的改进。
参 考 文 献
[1] 李青华，于峰崎. 基于TMS320DM642 的X264 视频编码器的优化[J]. 电视技术，2010， 34（ 8） ： 39-42.
[2]徐华根，唐慧明，杨黎波. 新型多媒体处理器DM642 及其应用[J] .电视技术，2005， 29（ 1） ： 36-38.
[3]薛顶柱，张洪阳，李健. 基于TMS320DM642 的H. 264 编解码器的设计[J] .现代科学仪器， 2010， 12（ 6） ： 75-78.