摘 要：PSpice是一个全功能的仿真工具，随着版本的不断革新，可以实现严格的电路模拟和电路优化，并成为工业标准工具。目前所有的电路仿真工具在进行直流分析和瞬态分析时都会遇到不收敛的问题。PSpice虽然已经采用了最可靠的算法，但仍未能杜绝不收敛问题。从仿真器采用的算法出发，分析不收敛产生的原因，针对各种原因提出相应的处理方法，最后通过一个存在收敛问题的实际电路，应用文中提及的方法解决了不收敛的问题，证明该文研究的处理方法的有效性和可行性。
关键词：电路仿真；电子设计自动化；PSpice；收敛问题
中图分类号：TN710文献标识码：A
文章编号：1004373X(2008)2002403
Investigation in PSpice Convergence Problem
WU Shaoqin1,SONG Ning2
(1.School of Electronic Engineering and Photoelectricity Technology,Nanjing University of Science and Technology,Nanjing,210094,China;
2.Automotive Engineering Research Institute,Nanjing Automobile Group Corperation,Nanjing,210028,China)
Abstract：PSpice is a entirely functional simulation tool.With the reforming of edition,PSpice can realize strict circuit simulation and circuit optimization.So PSpice has been becoming a normative industry tool.At present,all circuit simulation tools meet to convergence problem in DC analysis and transient analysis.PSpice also doesn′t avoid nonconvergence problem,although it has been adopted the reliable arithmetic.This paper analyzes the reasons of nonconvergengce,and gives some methods to solve.The convergence process in simulation is illustrated by a simulation example.It proves that the methods in this paper are effective and doable.
Keywords：circuit simulation;electronic design automation;PSpice;convergence problem
1 引 言
用于模拟电路仿真的SPice(Simulation Program with integrated circuit emphasis)软件是1972年由美国加州大学伯克利分校利用FORTRAN语言开发而成的。为了能在PC机上运行，MicroSim公司在1983年SPice 2G.6版本的基础上推出PSpice仿真器。PSpice仿真器经过不断的革新，到2007年已发展到16.0版本，它不是一般意义的教学演示软件，而是为严肃的模拟设计而特性化的仿真器\。
在使用仿真器进行DC分析和瞬态分析时，经常会遇到电路设计完全正确，却无法得到仿真结果的情况，也就是不会运行到所设定的终止条件，同时输出文件会给出出错信息，这就是程序不收敛的问题。该问题是执行仿真中最难解决的问题之一。PSpice程序虽然采用了最可靠的算法，但仍不能完全避免不收敛现象的发生。本文就这一难点问题提供一些可供参考的方法。
2 发生不收敛问题的原因
在分析过程中不收敛的根本原因是因为软件在电路分析时都是将电路的电流电压问题转换为方程组来求解，这些方程组分为线性方程组和非线性方程组。线性方程组可以采用直接消元法、高斯消元法和LU分解法等，非线性方程组更多的使用迭代法。而迭代法不可避免的会产生不收敛的问题。
以PSpice中使用最普遍的牛顿-拉夫逊(N-R)迭代法为例来说明。对于某一非线性方程f(x)=0，N-R迭代关系式为：
xk+1=xk-f(x)f′(x)(1)
当给定一个恰当迭代初值x0后，代入式(1)进行迭代，产生一个迭代序列{xk+1}，直到xk+1和xk之间差的绝对值小于某个给定的允许误差ε为止。N-R迭代过程的几何解释如图1所示，首次迭代时k=0，xk=x0即为迭代初值，由x0求x1，再x1求x2，…，得到序列|xk+1|，最后收敛于真值x*。判断迭代结束的依据是2次x值之间的差小于给定误差ε，或者是迭代次数超过规定的最大迭代次数。
由此可见，迭代过程出现不收敛的情况有以下几类：一是初值选取不恰当，如图1所示，若将迭代初值选为x′，则迭代收敛于x*的概率就很低；二是迭代次数过长，如果规定的迭代次数为30次，但是实际迭代30次时还未到达真值x*，迭代被迫中止，也同样造成不收敛；三是规定的误差精度过高，也同样会造成迭代次数溢出，造成不收敛。要消除不收敛情况就必须从这3类情况入手。
图1 N-R迭代过程的几何解释
3 处理不收敛问题的对策
3.1 设置适当的初值
PSpice提供了3种方法，在绘制电路图的过程中同时设置好相应的初始条件。
(1) 采用IC符号。
(2) 采用NODESET符号。
(3) 设置电容和电感元件的IC属性。
IC是Initial Condition的缩写。在电路符号库Special.olb中，IC1和IC2两个符号如图2所示，用于设置电路中不同节点处的偏置条件。在电路图中放置IC符号的方法与放置元器件图形符号的方法相同。在PSpice运行过程中，实际上是在连有IC符号的节点处附加有1个内阻为0.000 2 Ω的电压源，电压源值即为IC符号的设置值。
NODESET符号也是在Special.olb符号库中，如图3所示。其使用方法与IC符号类似。但这两类符号的作用有根本的区别。它不像IC符号那样用于指定节点处的直流偏置解，它的作用只是在迭代求解直流偏置解时，指定单个节点或两个节点之间的初始条件值，即在求解直流偏置解进行初始迭代时，这些节点处的初始条件取为NODESET符号的设置值，以帮助收敛。
图2 IC符号
图3 NODESET符号
电容和电感元件的初始值可以在元件的属性设置项中名为IC的项进行设置。该设置在所有的直流偏置求解计算过程中均起作用。对电容，IC属性的设置相当于在求解时与电容并联一个串联电阻为0.002 Ω的电压源。对电感，相当于与电感串联一个恒流源，而与恒流源并联一个1 GΩ的电阻。
3.2 修改迭代次数
PSpice为了兼顾电路分析的精度和耗用的计算机时间，并控制模拟结果输出的内容和格式，程序有着内定的迭代次数。但是很多时候内定的迭代次数过少，也同样导致仿真过程的不收敛，程序中提供了一个修改内定次数的窗口如图4所示。
图4 OPTION任选项
其中可修改的迭代时间项有：
ITLI：在DC分析和偏置点计算时以随机方式进行迭代次数上限，内定值为150；
ITL2：在DC分析和偏置点计算时根据以往情况选择初值进行的迭代次数上限，内定值为20；
ITL4：瞬态分析中任一点的迭代次数上限，注意，在SPice程序中有ITL3任选项，PSpice软件中则未采用ITL3，内定值为10；
ITL5:按“Advanced Options”按钮，就能调出修改ITL5的对话框。ITL5表示瞬态分析中所有点的迭代总次数上限，内定值为0，表示总次数上限为无穷大。
在进行DC分析时出现不收敛，可以将ITL1和ITL2值改大，如果是在瞬态分析时出现不收敛，可以将ITL4的值改大。当然修改迭代次数就意味着加长计算时间，所以在修改的时候要考虑到这一点。
3.3 修改计算精度
计算精度越高表明仿真结果越精密。但是当电流或电压为大信号时，并不需要过高的计算精度。所以在出现仿真过程不收敛时，可以适当地牺牲计算精度，以求得出确定的结果。PSpice中提供的可修改的计算精度项包含在图4中，分别是：
RELTOL：设置计算电压和电流时的相对精度，内定值为0.001%；
VNTOL：设置计算电压时的精度，内定值为1.0 μV；
ABSTOL：设置计算电流时的精度，内定值为1.0 pA；
CHGTOL：设置计算电荷时的精度，内定值为0.01 pC。
如果电路的主要参数是电压，可适当增大电压绝对精度VNTOL项；如果电路主要参数是电流，可适当增大电流绝对精度ABSTOL项；如果计算参数中电压和电流混合，则可增大两个绝对精度或增大电压电流相对精度RELTOL项。
4 实例分析
图5为某开关电源电路，电路连接均没有问题，在进行瞬态分析时出现如下提示后中止仿真：
ERROR-Convergence problem in transient analysis at Time=1.051E-09
Time step=236.2E-21,minimum allowable step size=1.000E-18
图5 实例电路图
由于集成芯片UC3845是电流型控制器，电路的主要参数是电流，于是回到原理图窗口，修改OPTION任选项中的ABSTOL，将其改为0.01 μA，重新仿真，错误消除，结果收敛。当然对于瞬态分析过程的不收敛，修改ITL4也是一种非常有效的方法，只是对于图5的电路，修改ITL4的效果不明显。
5 结 语
PSpice仿真过程中的不收敛问题是绝大多数电路设计者都会遇到的问题，其方法没有明确的规律遵循。本文分析了不收敛可能产生的原因，并就其原因给出几种可采用的方法，最后用实例说明了方法的使用和问题的解决。
参考文献
［1］王辅春,刘明山,迟海涛.从实例中学习OrCAD［M］.北京:机械工业出版社,2006.
［2］高艳梅,房蔓楠.SPice/PSpice编程技术［M］.北京:电子工业出版社,2002.
［3］周震,吴金,杨廉峰.SPice模拟中的收敛问题分析\.电子器件,2001,24(4):307-313.
［4］Cadence Inc.OrCAD/PSpice User′s Guide ［Z］.2005.
［5］祁放.振荡器电路SPice仿真的研究与实现\.长春师范学院学报:自然科学版,2004,23(2):59-62.
［6］刘正琼,王琼,陈雁翔.基于PSpice的电路优化设计\.安徽工业大学学报,2006,23(1):72-75.
［7］焦斌,林蔚天.应用集成芯片UC3845构成高频开关电源\.上海工程技术大学学报,2001,15(2):157-160.
［8］梁如成.高频开关电源的应用\.山西电子技术,2002(3):25-26,34.
［9］高严梅.应用SPice程序模拟振荡器电路\.长春邮电学院学报,2001,19(1):45-49.
［10］谢基凡,周文利,于军.晶体管GP模型参数提取中的一种全局寻优算法\.华中理工大学学报,2000(11):11-13,18.
作者简介
吴少琴 女，1978年出生，福建寿宁人，讲师，在读博士研究生。主要从事集成电路CAD教学与研究。
注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文