摘 要:随着栅氧化层的减薄,应力感应的薄栅氧化层漏电特性目前已经成为MOS器件的主要可靠性因素。本文对SILC效应的导电机制和组成成分作了简要论述,并重点研究了Flash Memory中的SILC效应。
关键词:应力感应泄漏电流MOSFET栅氧化层
中图分类号:TN386文献标识码:A文章编号:1674-098X(2011)06(b)-0105-03
随着MOS器件栅氧厚度的不断减小和工作电压的非等比例下降,超薄栅氧(<10nm)的可靠性变得愈发重要,因为此时产生的高的栅氧化层电场很容易导致陷阱的产生与氧化层的击穿[1]。这些陷阱将严重影响栅氧特性,并导致器件特性参数的退化。同时应力后产生的陷阱将会使得栅泄漏电流增大。这种在MOS器件中由于称为SILC(Stress Induced Leakage Current),即应力感应泄漏电流[2]。这种泄漏电流随着氧化层厚度的减小而增加,已经成为非挥发性存储器等比例缩小的一种限制因素。
1 SILC导电机制
1982年就出现了对高场应力后的薄栅氧MOS电容器进行低场栅泄漏电流研究的报道[3]。二十余年来,人们已经对其进行了广泛研究并积累了大量的实验与理论分析,为理解SILC的物理机制提供了基础[4]。但迄今为止,一方面由于实验条件的限制,另一方面由于一些理论问题的悬而未解,所以关于SILC机理研究还有很多方面未能被人们掌握。在SILC的研究过程中,人们提出了多种相关模型与陷阱产生机制。陷阱辅助隧穿和氧化层正俘获电荷的辅助隧穿模型是最为流行和被人们采用的模型。
1.1 正电荷辅助隧穿模型
Teramoto等人认为FN应力感应的额外泄漏电流是由高能电子产生的空穴注入氧化层而引起的。图1是FN应力过程中NMOS器件载流子传输示意图。应力过程中,阴极导带电子在强电场作用下隧穿进入SiO2导带,在SiO2导带中不断加速并获取动能,从而成为高能电子。高能电子沿着SiO2导带进入阳极导带,高能电子在阳极和晶格碰撞产生电子空穴对。所产生的空穴在强电场作用下又反隧穿进入SiO2价带,其中一部分空穴陷入氧化层而成为陷阱正电荷。陷阱正电荷会使得氧化层内局部场强增强,场强的增大使得电子隧穿几率增加而产生额外泄漏栅电流,形成SILC,如图2所示。Matsukawa[6]等进一步证实了可以通过热电子注入和紫外辐射方法减少氧化层陷阱正电荷所导致的泄漏电流。
1.2 陷阱辅助隧穿模型
Dumin和Rico认为SILC的起因是陷阱辅助隧穿。他们认为高压应力下,氧化层内部和界面将会有陷阱产生。陷阱分布于氧化层内部,陷阱的存在成为过渡能级。电子从阴极导带隧穿入陷阱能级,进而又从该陷阱能级隧穿到阳极导带,陷阱辅助电子隧穿从而产生SILC。陷阱密度较高的区域,其额外泄漏电流就越大。当某个局部区域陷阱浓度超过临界值时,就会促使低能级电流增加,热量将会沿着该局部路径逃逸,在阴极和阳极之间会形成一个短路通道,从而发生击穿。
在陷阱辅助隧穿模型提出后,又有众多学者对其进行了更深入的研究。根据隧穿电子的来源以及隧穿电子在通过氧化层过程中的能量耗损情况,陷阱辅助隧穿模型又有不同的分类。有些学者认为,陷阱辅助电子隧穿是一种弹性隧穿过程[9],能带图如图3所示。电子在陷阱辅助作用下穿过氧化层时其能量耗损可以忽略。Takagi Shin-ichi等人认为伴随着能量弛豫为1.5eV的陷阱辅助隧穿是SILC导电机理,提出了非弹性陷阱辅助隧穿模型,如图4所示。
2 SILC组成成分
SILC包含稳态和瞬态两种成分,两者测试方法不同。稳态SILC是高场应力过程中定期中断应力,在MOS器件栅上施加一个较小固定测试电压测量栅电流,主要研究的是固定测试栅压下栅电流随应力时间变化规律。瞬态SILC是对器件连续施加一定时间高场应力后,在器件栅上施加一个较小固定栅压,该固定栅压保持一段时间并实时监测栅电流,研究栅电流瞬态变化规律。对稳态SILC的研究引起了广泛关注,研究也非常深入。通常所说的SILC,如果没有特别说明,就是特指稳态SILC。
3 Flash Memory中的SILC效应
Flash Memory的结构和EPROM和EEPROM类似,但它集合了EPROM的优点和EEPORM的优点。对EEPROM来说,无论它处于编程状态还是擦除状态,都要利用FN隧穿效应,而对于Flash来说,一般它的擦除也利用FN隧道效应,编程却是利用沟道热电子(CHE)注入效应,由沟道热电子直接穿过薄氧化层而实现的。
当对存储单元进行擦/写操作时产生的电子流反复穿过薄氧化层,就会在氧化层和Si/SiO2界面产生陷阱并发生电荷的俘获,使得氧化层质量完整性退化,造成存储单元电荷保持特性退化,应力所致氧化层泄漏电流的产生和最终的介质击穿等问题。
对于源端擦除Flash Memory,擦操作通过在控制栅上加一负电压而源端加一个正电压(如VS=5V,VG=-5V,而漏端悬空)来实现,编程采用的是沟道热电子注入方式(如VDS=12V,VGS=5V)来实现。在源FN擦操作过程中,电子通过隧道氧化层从浮栅隧穿到源端。擦过程中带带隧穿引起的热空穴注入已经成为受扰失效的主要起因。源结附近热空穴注入将产生正氧化层陷阱电荷和中性氧化层陷阱。这些氧化层损伤将以两种方式引起受扰失效。一种是载流子的充放电使氧化层电荷波动;另一种是中性陷阱辅助或陷阱正电荷辅助电子隧穿引起的浮栅电荷波动。
图5显示了源擦除Flash Memory工作过程中三种SILC产生的可能机制。图5(a)是陷阱正电荷辅助隧穿。电子在氧化层中碰撞电离或者带带隧穿引起的热空穴注入都会引起空穴陷入氧化层而成为陷阱正电荷。陷阱正电荷将减少隧穿势垒,提高隧穿概率。
图5(b)是中性电子陷阱辅助电子隧穿。产生的陷阱密度随应力时间的增加而增加,电子直接隧穿到阴极附近陷阱的概率也增加。对于薄氧化层,电子隧穿出陷阱位置到阳极,当陷阱的填充和退陷之间达到动态平衡,稳态电流就产生。氧化层厚度增加,大部分陷阱会长时间维持填充状态,初始SILC高于稳态值。对于非常厚的氧化层,陷阱场发射概率很低。因此SILC随着填充过程的完成而逐渐衰减。
图5(c)是氧化层中应力产生的陷阱的充放电。对于经受高压或者热空穴应力的器件,SILC起因于某种陷阱辅助隧穿导电机制。可是,在去除低压预隧穿脉冲后,将产生一种与低级泄漏电流方向相反的放电电流。这种放电电流包含着与SILC相同数量的电荷。因此,陷阱导致的充放电瞬态电流存在于隧道氧化层两个界面附近。
将上述三种不同的导电机制分成两类,如图6所示。第一类包含两种情况即正电荷辅助隧穿和陷阱辅助隧穿的稳态成分。第二类是氧化层充放电的瞬态成分。这两类都将在Flash Memory隧道氧化层中引起SILC。
4 结论
实际的MOS器件往往会经受各种外加应力,应力的作用使得氧化层的完整性发生变化。陷阱或者缺陷的存在,对于栅极泄漏产生一定的影响。随着栅氧化层的减薄,应力感应的薄栅氧化层漏电特性已经成为MOS器件的主要可靠性因素,也是非易失性存储器(NVM)等比例缩小的一个限制因素。
参考文献
[1] Olivo P,Ricco B and Sangiorgi E, Electron trapping/detrapping within thin SiO2 films in the high field tunneling regime,JAP,1983,54:5267-5276.
[2] Olivo P,Nguyen T N and Ricco B, High-field-induced degradation in Ultra-thin SiO2 films,ED,1988,35: 2259-2267.
[3] Maserjian J and Zamani N, Behavior of the Si/SiO2 interface observed by Fowler-Nordheim tunneling,JAP, 1982,53:559.
[4] Wei J L,Mao L F,Xu M Z,et al, Stress-induced high-field gate leakage current in ultra-thin gate oxide, Solid-State Electronics,2000,44:977-980.
[5] Teramoto A,Kobayashi K,Matsui Y, et al,Excess currents induced by hot-hole injection and F-N stress in thin SiO2 films [flash memories],IEEE Proceedings of the International Reliability Physics Symposium,1996,113-116.
[6] Matsukawa N,Yamada S,Amemiya K, et al,A hot hole-induced low-level leakage current in thin silicon dioxide films,IEEE Trans. Electron Devices, 1996,43(11):1924-1929
[7]Dumin D J,Scott R S and Subramoniam R, A model relating wearout induced physical changes in thin oxides to the statistical description of breakdown, 31st International Reliability Physics Symposium Annual Proceedings,1993, 285-292.
[8]Ricco B,Gozzi G and Lanzoni M, Modeling and simulation of stress-induced leakage current in ultrathin SiO2 films,IEEE Trans.Electron Devices, 1998,45(7):1554-1560
[9]Mozzami Rand Hu C, Stress-induced current in thin silicon dioxide films, IEDM Tech.Dig.,1992,139-142.
[10]Takagi S,Yasuda N and Toriumi A, Experimental evidence of inelastic tunneling in stress-induced leakage current, IEEE Trans.Electron Devices,1999,46(2):335-341.