一种适用于LDO的三级误差放大器的设计

摘 要:为了促进LDO在低电源电压环境中的应用,提高其稳定性,在此采用SMIC 0.35 μm,N阱CMOS工艺,设计并实现了适用于LDO内部误差放大器的一种单密勒电容频率补偿的三级CMOS运算放大器。仿真结果表明该运算放大器的工作电压范围宽(2.5～6.5 V),静态电流小,开环电压增益为112.16 dB,相位裕度为89.03°,增益带宽积为6.04 MHz,共模抑制比为89.3 dB,电源抑制比为104.8 dB。

关键词:LDO;低压三级运放;单密勒电容;共模抑制比;电源抑制比

中图分类号:TN432文献标识码:B

文章编号:1004-373X(2010)02-015-04

Design of Three_stage Error Amplifier for LDO

LI Shenglin,LIU Qiao,WU Zonggui

(College of Science,Guizhou University,Guiyang,550025,China)

Abstract:In order to promote LDO in the low power supply voltage environment application,its stability is enhanced,using SMIC 0.35 μm N trap process,a three stage error amplifier with single Miller capacitor frequency compensation,which is suitable for internal error amplifier in LDO is designed and realized.simulation results indicate that this error amplifier can operate under a wide range of power supply (2.5～6.5 V),quiescence current is small,open_loop voltage gain is about 112.16 dB,phase margin is about 89.03°,Gain_Bandwidth Product is about 6.04 MHz,common mode rejection ration is about89.3 dB,power supply rejection ration is about 104.8 dB.

Keywords:LDO;three_stage amplifier with low voltage;single Miller capacitor;common mode rejection ration;power supply rejection ration

0 引 言

随着手机、PDA、数码相机和笔记本电脑等以电池供电的便携式电子设备的功能日益多样化,并且要求其工作的电源电压不断降低,电源管理技术已经成为越来越重要的挑战。低压差线性稳压器LDO(Low Dropout)是电源管理中最重要的芯片之一,误差运算放大器是LDO稳压器的重要组成部分,它的增益及带宽直接影响到LDO的稳定性、精度等性能指标。传统的误差运放一般采用Cascode的二级运放结构实现高增益,但随着电源电压不断的降低,该结构已经不再适合高增益运放(大于100 dB)的设计。因此,低压、低功耗LDO的发展趋势表明:必须用低压三级运放代替传统的Cascode二级运放去满足系统对运放增益的要求。

由于低压三级运放的每级给系统贡献一个低频极点,系统的输入/输出传输函数存在三个位置相近的极点,其频率补偿方法一般采用Nested Miller Compensation(NMC)\。该方法最大的缺点是运放带宽不够大,并且密勒补偿电容的大小与负载电容的大小成正比,导致密勒电容的版图尺寸非常大。因此有必要研究新的补偿技术来设计低压三级运放。人们在NMC补偿技术的基础上提出了许多频率补偿技术,如嵌套Nested Miller Compensation(NMC)、多通路Nested_Miller补偿技术和Damping factor control补偿方法\等,但这些频率补偿技术都至少需要二个密勒电容补偿运放。无密勒补偿电容(no Miller Compensation Capacitor)\补偿技术虽然能克服以上缺陷,但要求获得较大的增益时,功耗较大。近几年来,国际上提出了一种应用于低压三级运放的单密勒电容补偿技术\,通过省去跨接在第三级运放的补偿电容,从而减小了版图的面积。本文设计了一种适用于LDO的三级运放电路,采用单密勒电容实现零、极点相抵消的频率补偿技术。它具有高增益低噪声、高共模抑制比(CMRR)、高电源纹波抑制比(PSRR)、快速响应的特性。

1 三级运放结构及小信号分析

设计单密勒电容频率补偿低压三级运放的结构如图1所示。

图1 三级运放的结构示意图

由电路结构图可知,该运算放大器由三级构成,具有三个位置较近的极点。为了提高电路的稳定性,通过密勒补偿电容Cm与反馈放大级gMf1,gMf2,gMf3共同作用,分离电路的极点,同时产生两个左半平面的零点,抵消电路的两个非主极点和主极点,提高电路的稳定性。而零点的位置是由gMf2调整的。如果用gMi代表运放的第i级放大级的跨导,Ri代表运放的第i放大级输出对地的电阻,Rfi为第i反馈级的输出对地的电阻,CPi为第i放大级的输出对地的电容,并且假设每级运算放大器的增益都远大于1,密勒补偿电容Cm和负载电容CL远大于每级放大电路的输出节点对地的电容,每极放大电路之间不存在耦合电容。通过分析等效小信号模型,可推导出开环传输函数为:

Av(s)ADC1+sgMf1gMf3Rf1Cm-gMf1gM3gMf2Rf1R2CmgM1gM2gM3R2+s2(gMf1gMf3Rf1-gM1)CmCP2gM1gM2gM3〗1+sP-3 dB1+sCLgM2gM3R2+s2CP2CLgM2gM3(1)

式中,直流增益:

Adc=gM1gM2gM3R1R2R3(2)

从传输函数式(1)的分母可推导出主极点:P-3 dB=(CmgM2gM3R1R2R3)-1,非主极点P1,P2=-12CP2R2±12CP2R2•1-4CP2gM3gM2R22CL,如果:

4CP2gM3gM2R22CL≥1(3)

则P1,P2=-12CP2R2±jgM3gM2CLCP2,同样通过(1)的分子可得它的零点:



Z1,Z2=-gMf1Rf1gMf32CP2R2(gMf1Rf1gf3-gM1)±(gMf1Rf1gMf3Cm-4R22CmCP2gM3gM2gM1(gMf1Rf1gMf3-gM1)2CP2R2(gMf1Rf1gMf3-gM1)Cm

如果满足:

gMf1Rf1gMf3≥gM1=gMf2gM3gMf1Rf1R2(4)

则:Z1,Z2-12CP2R2±jgM3gM2CLCP2如果式(3),式(4)同时满足,两个非主极点和两个零点基本相等,那么它们就可以抵消,传输函数就只剩下一个左半平面的极点,该电路是稳定的。在实际设计时,可以通过设计合适的gMf1,gMf2,gMf3,移动电路的零点所在的位置,当极点和零点位置重合时,它们相互抵消,提高电路的相位裕度,使其达到预期值。

当然也可以由式(1)推出,当电路的参数满足下式:

1+sgMf1gMf3Rf1Cm-gMf1gM3gMf2Rf1R2CmgM1gM2gM3R2+s2(gMf1gMf3Rf1-gM1)CmCP2gM1gM2gM31+sCLgM2gM3R2+s2CP2CLgM2gM3=1(5)

则得到它的传输函数:Av(s)=gM1gM2gM3R1R2R31+sgM2gM3R1R2R3Cm。该系统只有一个左半平面的极点,因此具有很好的频率特性,提高了系统的相位裕度。并且由式(5)还可推出密勒电容:Cm=gM1CLgMf1Rf1gmf3。通过调整gM1,gMf1,gMf3,Rf1的值能够得到理想的Cm值,从而能够减小芯片的面积。 并且其增益带宽积:GWB=AdcP-3 dB=(gM1/Cm),由于gM1较大,而Cm小,所以增益带宽积较大,该结构的误差放大器能提高LDO的电源抑制比。

2 电路实现及仿真

适用于LDO线性稳压器中的误差放大器的设计和实现中,应考虑到电路功耗小、大增益的要求和宽工作电压、低电源应用环境。该设计采用单电源三级电压放大器的拓扑结构,整体电路如图2所示,可把电路可分为两大部分:放大电路和偏置电路。放大电路是虚线框中Ⅱ的部分电路,它是由第一级放大电路GM1,第二级放大电路GM2,第三级放大电路GM3及频率补偿电路构成。

图2 整体电路

第一级放大电路GM1是由M1～M5构成的带有源电流镜和实际电流源的差动对,为降低闪烁噪声,以PMOS管M1和M2作为差分输入对管,M5是有源电流源,M3和M4构成电流镜负载电路。通过这级放大电路这电路将差动输入转换成了单端输出,增大了电路的电压放大倍数,其差分小信号开路电压增益Avd1=gM1,2(ro2∥ro4),比电阻负载的双端输入单端输出的差分放大器增加了1倍。这电路的共模增益Avc=vo/vic=-gM1/gM31+2gM1ro5-12gM3ro5,共模抑制比CMRR=Avd/Avc。

第二级放大电路GM2是由M9～M12构成电流镜负载放大电路,M9是放大输入管,M10,M11和M12构成电流镜作为M9的负载,该镜像电流源能够提供一定的同相增益Av=gM9(r11∥r12),并且具有较高的带宽。

第三级放大电路GM3的设计是为了提高误差放大器的开环增益,减小误差放大器的输出阻抗,增大带宽。该级放大电路是由M14,M15组成的反向放大器,M14是输入管,M15是有M14的有源负载。M14与M15的宽长比很大,其值由误差放大器的开环低频增益决定,其增益:Av=-gM14(ro14∥ro15),而且M14,M15可实现Rail to Rail输出来控制调整管的栅级。

本文设计的误差运算放大器频率补偿电路采用单密勒电容补偿技术,通过C1,gMf1,gMf2,gMf3产生左半平面的零点和移动极点的位置,实现零点和两个非主极点相抵消抵消,提高器稳定性。M1,M2,M7,M8、构成反馈放大级gMf1,M10,M11,M13构成反馈放大级gMf2,M14,M15构成反馈放大级gMf3。电容C1并联在第一级放大电路的输出级和运放的输出级之间,是密勒补偿电容。

考虑到LDO是工作在宽的工作范围,所以其偏置电路设计为宽幅恒定跨导放大电路\,是由图2虚线框 Ⅰ 内的电路M18～M39及R0构成,M28,M25连接成二极管形式,并且使M35工作在线性区,通过M28,M25,M35给M18～M20,M22～M24提供偏置电流。为了提高工作电压范围,与传统做法不同的是,将M18的栅级和M22的漏级连接在一起。M36～M39,构成启动电路。为了减小电路的静态电流从而减小电路的静态功耗,突破了传统电路中,M38的栅级接地的做法,将M38接成二极管形式,通过调整电路的参数,使M35,M21工作在线性区,从而提高电路工作的电压范围。

该电路采用SMIC 0.35 μm,N阱CMOS工艺设计,在电源电压为3.7 V,负载电容CL=60 pF的环境下,通过Spectre对电路进行了仿真,其仿真结果如图3~图7所示。

图3 PSRR的仿真结果

图4 增益和相位仿真结果

图5 CMRR仿真结果

图6 共模输入范围

图7 输出摆幅

3 结 语

采用SMIC 0.35 μm,N阱CMOS工艺,设计并实现了可适用于LDO线性稳压器芯片内部的一种宽工作电压范围、单电源供电的三级误差放大器。该设计的创新地采用了单密勒电容和三个前馈级来实现零、极点相抵消的频率补偿方法,提高电路的稳定性。仿真结果表明,该误差放大器在2.5～6.5 V工作电压的范围内,开环电压增益Gain=112.16 dB,相位裕度PM=89.93°,增益带宽积GBW=6.04 MHz,电源抑制比PSRR=104.8 dB,共模抑制比CMRR=89.3 dB,静态电流IQ=174.9 μA。该误差放大器有利于减小LDO的尺寸和提高LDO的稳定性等各项性能指标。

参考文献

[1]Razavi B.模拟CMOS集成电路设计\.陈贵灿,译.西安:西安交通大学出版社,2003.

[2]Li Q J,Zhang B.A Dual Complex Pole_zero Cancellation Compensation Mode for Three_stage Amplifier\.7th International Conference on Solid_state and Integrated Circuits Technology\.2004(2):1 461_1 464.

[3]Fan Xiaohua,Mishra C,Sanchez Sinencio E.Single Miller Capacitor Frequency Compensation Technique for Low_power Multistage Amplifiers\.IEEE Solid_state Circuits,2005,40(3):584_592.

[4]刘永根,罗萍,张波,等.单密勒电容补偿的三级误差运放电路\.半导体学报,2007,28(10):1 636_1 641.

[5]David A Johns,Ken Martin.模拟集成电路设计\.曾朝阳,赵阳,译.北京:机械工业出版社,2005.

[6]王义凯,王忆,巩文超.大电流、高稳定性的LDO线性稳压器\.半导体学报,2007,28(10):1 149_1 156.

[7]Leung K N,Mok P K T,Sin J K O.Analysis on Alternative Structure of Damping Factor Dontrol Frequency Compensation\.IEEE ISCAS\.2000.

[8]Hu Jingjing,Huijsing J H,Ren Junyan.A Three_Stage Operational Amplifier for a Wide Range of Capactive Loads\.Chinese Journal of Semiconductors,2007,28(11):1 686_1 689.

[9]Gupta V,Ri1ncon_Mora G A,Raha P.Analysis and Design of Monolithic,High PSRR Linear Regulator for SOC Applications[A].Proc.IEEE Int.SOC Conf.[C].Santa Clara,CA,USA,2004.

作者简介

李盛林 男,硕士研究生。主要研究方向为电子系统设计自动化。

刘 桥 男,博士研究生导师。主要研究方向为电路与系统、IC设计与应用。

吴宗桂 男,硕士研究生。主要研究方向为模拟集成电路设计。

推荐访问:适用于 放大器 误差 设计 LDO