摘 要：本文描述了一种基于FPGA实现电气系统与对接设备电气接口、通信接口、模拟量接口等的系统设计。从硬件平台组件，逻辑控制、软件设计三个方面进行说明。详细介绍了任务悬挂物投放允许等接口设计方法，满足了接口对接要求。
关键词：GJB1188A GJB289A 对接设备 电气控制盒
1 引言
目前，电气系统与对接设备的接口普遍采用GJB1188A标准[1]。GJB1188A标准中的数据总线接口应符合GJB289A的要求。电气系统提供GJB289A规定的远程终端功能[2]。同时在GJB188A基础上增加了两个硬件接口功能。
GJB289A总线的传输速率为1Mbit/s，字长总共20位，包括3bit的同步头、16bit的有效位和1bit的奇偶位。一次BC-RT通信或者RT-BC通信包括了一个指令字、一个状态字和规定的一定量的数据字。
电气系统与对接设备通信除实现GJB1188A中GJB289A数据总线远程终端功能，还需要实现GJB1188A中连锁接口、地址接口、两路供电接口功能，除此之外还需实现对接设备连锁接口、电池激活独立供电接口。
2 GJB289A总线终端设计
2.1 设计思路
在航空电子系统中采用GJB289A总线接口，通常采用智能模块实现，由于电气系统要求体积小、重量轻、功耗低，因此采用高速CPU实现GJB289A总线通信协议既能满足GJB289A总线接口要求，而且能满足GJB1188A的其它设计要求（输入输出开关量、422通信、定时器功能）。
对接设备1553B总线局部网络拓扑结构如图1所示，总线上主要由总线控制器（BC）、远程终端（RT）、总线监控器（MT）三种终端类型组成。BC用于管理和控制1553B总线上的所有子系统的消息通信；BM用于监控1553B总线上的消息传递，有选择地接收记录总线消息；RT主要负责子系统与1553B通信，一般每个子系统都会被安排唯一一个RT地址挂接在1553B总线上。
图1 对接设备1553B总线局部网络拓扑图
2.2 硬件设计
电气系统总线协议RT端主要由FPGA，协议处理器、变压器、信号隔离和转换电路等几部分组成。如图2所示。变压器实现1553B协议中曼彻斯特Ⅱ编码的电平变化，使得变换后的电平符合1553B协议芯片处理要求。BU61580专用协议芯片，是航空工程领域广泛采用的MIL-STD-1553B总线的控制芯片。
图2 硬件电路示意图
根据对接设备1553B总线特性和电气系统可靠性，实时性和灵活性的要求，本设计尽量简化硬件电路设计，核心芯片选用Altera公司生产的现场可编程逻辑门阵列（FPGA）EP3C25Q240C8，该芯片具有丰富的逻辑资源，可以满足多任务处理的要求。根据模块化的设计思想，主要运用VHDL语言的同步有限状态机方法进行编程[3]。
同时，FPGA采用的输入晶振频率为50 MHz（周期20 ns），而且FPGA内部通过硬件程序运行的并行机制，在一个时钟周期内可以按要求完成更多的功能任务，从而缩短了程序的执行时间，提高数据的处理速度。此外，基于模块化的Verilog程序，便于维护和升级。
根据GJB1188A规定，1553B地址线包括5位地址线和1位地址校验组成。悬空为逻辑1，接飞机电源地为逻辑0，地址校验采用奇校验。根据此特性，设计如图3所示电路实现地址位电平转换电路[4]。
图3 地址位电平转换原理图
如图3所示，当对接设备地址位悬空时，光耦输入端通过28V电压上拉为高电平，内部发光二极管发光，对应输出端导通，输出端从高电平状态拉低为低电平；同理，当对接设备地址位接对接设备电源地时，光耦输入端被拉低与地址回线同电势，输入端发光二极管不发光，对应输出端截止，输出端被电源拉高为高电平。通过这种方式可以获得当前设备在对接设备的挂点位置。
2.3 软件设计
FPGA的功能全部采用VHDL语言实现，主要完成的工作有：（1）曼彻斯特码的编解码，包括串，并转换。（2）1553B协议的消息的解析，包括同步头的识别，以及各种错误的识别、奇偶校验等。（3）1553B协议的消息发生，包括同步头的产生、各种状态位的产生以及各种错误信息的产生。（4）与CPU接口的实现。（5）各种中断信号的实现。（6）定时和超时控制电路等。
2.3.1 总线发送电路实现
编码器的实现只需要用若干倍1553B的传输速率（本没计采用12倍频）将并行数据转换为串行数据，加上相应的同步头即可。在硬件上数据发送电路主要由一个状态机、双口FIFO、注入错误标志寄存器以及控制电路组成[5]。
复位之后，该状态机在每个时钟的上升沿都检测FIFO中是否有数据，若为空则停留在空闲状态。一旦上层软件通过EBC接口向FIFO写入数据后，硬件电路自动将数据读出。进入到同步头发送状态，硬件电路根据命令寄存器的控制字送出相应的串行同步头，随后进入数据发送状态。在每个时钟沿，移位寄存器将数据寄存器的数据移出，进行曼码编码后发出，同时，数据计数器自动加l。当计数值为16时，则转入到奇偶校验状态，将异或得到的检验位编码后发出。
2.3.2 总线接受电路实现
无论是BC还是RT都需要对收到的数据进行解析。接收电路的主要功能有：曼码的解码、串并转换、同步头检测、奇偶校验以及各种错误的检测。状态机复位之后进入同步头搜索状态[6]。硬件电路以12倍1553总线传输速率的频率去检测几种同步头。若收到同步头，则将状态寄存器中的对应位置位，并转入数据接收状态；否则，停留在该状态下。数据接收状态下，移位寄存器在时钟沿将经过解码的数据移入。在数据计数器计数到16之后转入到奇偶校验状态；之后，将数据和状态写入到FIFO中。
3设备接口功能实现
图4 电气系统其它接口电路处理示意图
电气系统其余接口如图4所示，包括：
（1）电源供电接口（遥测供电、激活供电、其他设备供电）；
（2）投放允许接口；
（3）回锁与回锁回线接口；
（4）零位与零位回线接口。
在GJB1188A-99国军标的基础上为电气系统增加了一路电源供电、零位与零位回线。
投放允许信号由对接设备发出，作为电气系统的开关量输入信号，经过光耦隔离与信号变换后进入FPGA。当系统判断到该信号和通信接收到同样信号时，电气系统控制盒便确认该消息为无误，进行相应后续处理。
遥测供电：实现对遥测设备单独供电。
激活供电：实现对各个热电池激活所用，因为激活电池电流较大，这样有单独的激活电源供电，提高了系统的安全性和稳定性。
其它设备供电：为其它设备供电。该供电进入电气系统根据需要分配给各个设备，通过电源芯片转换电路完成电源转换。
零位与零位回线主要满足某设备获得计时零点。
回锁信号实现对接设备获取电气系统是否与对接设备对接的状态。
4 总结
FPGA有其独特的优势得到广泛应用，用户对电气系统的通信能力、体积、重量、功耗等方面提出了越来越高的要求。这就要求设计者用有限的资源实现更多的功能。本设计采用FPGA通过电气系统完成与对接设备通信的硬件电路设计，总线通信软件功能实现；同时介绍了投放允许、回锁信号、零位信号等模拟量接口设计与实现。满足了电气系统与对接设备的设计要求，对于FPGA在电气系统中的设计方法具有一定的使用参考价值。
参考文献
[1] GJB 1188A-1999.飞机/悬挂物电气连接系统接口要求.
[2] GJB 289A-1997. 飞机内部时分制指令/响应型多路传输数据总线.
[3] Michael D.Ciletti Verilog HDL高级数字设计.2004. 电子工业出版社.
[4] 吴昊等，周越文，毛东辉，等. 基于Verilog的曼彻斯特Ⅱ型码解码器设计[J]. 2012.计算机测量与控制.
[5] 李筱雅，尚丽娜，张芹芹. 1553总线测试仿真系统设计与实现[J]. 2012.现代电子技术.
[6] 王建国，孙敬华，曹丙霞. 基于AVR单片机的曼彻斯特编解码及其应用[J]. 2006.计算机工程.